

Prova in itinere

Elettronica, Reti Logiche II

Prof. Roberto Passerone, Ing. Leonardo Gasparini

6 giugno 2017

1 VHDL

- **Dataflow in VHDL** (5 pts): Si discuta lo stile di descrizione dataflow del VHDL, e come avviene la valutazione delle equazioni concorrenti (si descriva chiaramente quando viene valutata un'espressione e quando viene assegnato il valore). Si mostri come il risultato sia indipendente dall'ordine in cui le equazioni sono valutate discutendo l'esempio mostrato in Figura 1 dove l'ingresso a varia da 0 a 1 all'istante $t = 10$.





Figure 1: Circuito e codice VHDL di tipo dataflow

- **Macchine a stati in VHDL** (5 pts): Si scriva il codice VHDL relativo alla macchina a stati mostrata in Figura 2 seguendo il corrispondente template. Lo stato iniziale è lo stato **a**. Si utilizzino processi separati per la parte sequenziale e per la parte combinatoria di calcolo dello stato futuro e delle uscite.



```

library ieee; use ieee.std_logic_1164.all

entity msf is
    port ( clock, reset : in std_logic;
          L : in std_logic;
          S : out std_logic
    );
end entity msf;

architecture behavioral of msf is
    ...
begin
    process (...) begin
        ...
    end process
end architecture behavioral;

```

Figure 2: Diagramma a stati della MSF e template del codice VHDL

- **Testbench in VHDL** (*4 pts*): Si scriva il codice VHDL del testbench per la macchina a stati del punto precedente, utilizzando processi separati per il clock (a 100 MHz), per il reset e per il segnale di ingresso L. Si realizzi il testbench in modo da generare i segnali con le tempistiche indicate in Figura 3.




Figure 3: Diagramma temporale per il testbench

2 Elettronica

- **Circuito con diodi** (5 pts): Si consideri il circuito mostrato a sinistra in Figura 4 supponendo che il segnale di ingresso V_0 abbia l'andamento mostrato a destra in Figura 4. Si determini l'andamento della tensione di uscita V_2 , usando il modello del diodo per grandi tensioni e spiegando il funzionamento. Si abbia cura di verificare ex-post le ipotesi fatte sulla conduzione dei diodi.




Figure 4: Circuito con diodi ed andamento del segnale di ingresso

- **Latch D** (4 pts): Si descriva la realizzazione del latch di tipo D nella versione che sfrutta il multiplexer, spiegandone il funzionamento nei due casi di clock alto e basso. Si spieghi il concetto di tempo di set up e si evidenzi come determinarlo.
- **Invertitore base** (5 pts): Si illustrino i principi base del funzionamento di un invertitore, mostrando come riferimento il circuito dell'invertitore con carico resistivo. Si discutano in particolare i parametri della caratteristica di ingresso uscita, evidenziando il ruolo dei valori V_{IL} , V_{IH} , V_{OL} e V_{OH} ed il significato dei margini di rumore.

3 FPGA

- **Logic cell** (3 pts): Si descriva lo schema di principio di una logic cell per FPGA basata su SRAM, con look-up-table e registro di uscita.